Tesi Robotica Un co-processore per Stereo-Matching: Architettura | Page 7

i

i
“LP_Tesi” — 2011/9/9 — 21:20 — page 7 — #7

i

i

Elenco delle figure

1.2.1 Struttura logica di un FPGA . . . . . . . . . . . . . . . . . . . .

21

1.2.2 Cella logica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

21

1.2.3 Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

23

1.2.4 Flusso di sviluppo . . . . . . . . . . . . . . . . . . . . . . . . . .

24

2.0.1 Flusso di sviluppo in BSV . . . . . . . . . . . . . . . . . . . . . .

28

2.1.1 Output del programma . . . . . . . . . . . . . . . . . . . . . . . .

32

3.3.1 path5 e path2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

49

4.9.1 Divisione in chunk . . . . . . . . . . . . . . . . . . . . . . . . . .

99

4.9.2 Mappe delle immagini in chunk da 64x64 pixel . . . . . . . . . .

99

4.9.3 Mappe delle immagini in chunk da 128x128 pixel . . . . . . . . . 100
4.9.4 Risultati con BSV . . . . . . . . . . . . . . . . . . . . . . . . . . 101
4.9.5 Mappa disparità originale . . . . . . . . . . . . . . . . . . . . . . 102
4.9.6 Mappa disparità con contrasto e filtro mediano . . . . . . . . . . 102
4.9.7 Sottrazione in valore assoluto . . . . . . . . . . . . . . . . . . . . 103

7

i

i
i

i