Tesi Robotica Un co-processore per Stereo-Matching: Architettura | Page 64

i

i
“LP_Tesi” — 2011/9/9 — 21:20 — page 64 — #64

i

4.2. MODULO TOP

i

64

• Una variabile enumeratore di tipo Channel per distinguere i colori in formato RGB, grazie al primo valore inutilizzato, RED corrisponderà a 1,
GREEN a 2 e BLUE a 3. Per sintetizzare questo tipo di dato occorrono
2 bit a prescindere dal fatto di inserire o no il valore fake;
• Una struttura dati di tipo Pixel per contenere le 3 componenti RGB da 8
bit ciascuna;
• Una struttura dati di tipo DirAddr, utilizzata nella fase di backtracking,
per mantenere informazioni su indirizzo e direzione seguita;
• Una struttura dati di tipo DispAddr, utilizzata nella fase del calcolo della
disparità, per tenere traccia del valore della disparità, del suo indirizzo e
del suo colore.

4.2

Modulo Top

Descrizione
Il modulo Top è il modulo che effettivamente viene sintetizzato sull’FPGA, non
fa altro che istanziare un vettore di Processor (numero deciso a priori prima
della sintetizzazione) e implementare la logica per la gestione degli stessi. Ad

i

i
i

i