Tesi Robotica Analisi, progettazione e implementazione... | Page 150

i

i
“LP_Tesi” — 2013/10/17 — 18:27 — page 150 — #150

i

150

i

6. SECONDA RELEASE

in conto anche la parallelizzazione, ovviamente più moduli processor vengono
istanziati e meno tempo occorrerà per analizzare completamente un’immagine.
Vengono inoltre paragonati i risultati ottenuti con l’implementazione originale
in Matlab e il suo porting in C.
Osservando meglio si possono notare i notevoli miglioramenti, mentre nella prima release con sintesi a 50 Mhz si riuscivano a processare immagini come Teddy
e Cones in 3 secondi nel caso di un singolo processor e 0.76 secondi nel caso di
4 processor, nella seconda release le stesse immagini con 1 processor vengono
computate in 0.35 secondi e con 4 processor si impiegano solo 0.09 secondi (Si
parla di immagini 450 × 375).

6.3.1

Dispositivo Target

Come dispositivo target del progetto si è deciso di utilizzare un ecp3-70 della
lattice (LFE3-70EAFPBGA484), le sintesi sono state effettuate con il software
Lattice Diamond. Tale dispositivo è stato scelto tenendo conto della quantità di
memoria richiesta dal design, l’FPGA in questione infatti possiede un rapporto
LUT/BRAM superiore a quello dei dispositivi che si trovano in commercio nella
stessa fascia di prezzo.
La sintesi è stata effettuata sintetizzando contemporaneamente 6 processor che
utilizzano immagini 640x480, e che quindi devono possedere BRAM per almeno
452.480 bit ognuno (Tab:6.5). Il dispositivo monta 4.420Kbit di memoria disposti in 240 blocchi, si potrebbe pensare che a questo punto che si potrebbero

1
2
3
4
5
6
7
8
9
10
11
12

Number of registers:
6001
PFU registers:
5980
PIO registers :
21
Number of SLICEs:
9609 out of 33264 (29%)
SLICEs(logic/ROM):
8814 out of 26460 (33%)
SLICEs(logic/ROM/RAM): 795 out of 6804 (12%)
As RAM:
795 out of 6804 (12%)
As Logic/ROM:
0 out of 6804 (0%)
Number of logic LUT4s:
10001
Number of distributed RAM: 795 (1590 LUT4s)
...
Number of block RAMs: 228 out of 240 (95%)

Figura 6.3.1: Map Report

i

i
i

i