Tesi Robotica Algoritmi ed architetture per la risoluzione di... | Page 132

132

770

775

input [‘MEMORY_CONTROLLER_DATA_SIZE-1:0] memory_controller_out_a;
output reg memory_controller_enable_b;
output reg [‘MEMORY_CONTROLLER_ADDR_SIZE-1:0] memory_controller_address_b
;
output reg memory_controller_write_enable_b;
output reg [‘MEMORY_CONTROLLER_DATA_SIZE-1:0] memory_controller_in_b;
output reg [1:0] memory_controller_size_b;
input [‘MEMORY_CONTROLLER_DATA_SIZE-1:0] memory_controller_out_b;
input memory_controller_waitrequest;

780

785

790

795

800

805

endmodule
‘timescale 1 ns / 1 ns
module ram_dual_port
(
clk,
address_a,
address_b,
wren_a,
wren_b,
data_a,
data_b,
q_a,
q_b,
byteena_a,
byteena_b
);
parameter
parameter
parameter
parameter
parameter
parameter
parameter
parameter
parameter

width_a = 1’d0;
width_b = 1’d0;
widthad_a = 1’d0;
widthad_b = 1’d0;
numwords_a = 1’d0;
numwords_b = 1’d0;
init_file = "UNUSED";
width_be_a = 1’d0;
width_be_b = 1’d0;

input clk;