Технодоктрина - новая молодёжная промышленная политика Технодоктрина, ноябрь 2014 | Page 368
цессорное ядро принимает и передает обработанную
информацию посредством специального встроенного
интерфейсного контроллера. Интерфейсный контроллер, структура которого представлена на рис.2, располагает жесткой логикой схем физических интерфейсов
стандарта РТМ1495-75 (ARIN429), RS232. В составе
контроллера реализуются следующие информационные линии:
• блок входных/выходных разовых команд;
• блок входных/выходных каналов передачи
данных стандарта РТМ1495-75;
• блок входных/выходных последовательных каналов канала передачи данных АПД;
• блок входных / выходных последовательных
каналов передачи данных стандарта RS232.
В состав блока СЦВ входит программируемая
логическая интегральная схема (ПЛИС), в которую
загружается специально разработанная аппаратная
логика интерфейсов: блока буферизации данных,
блока синхронизации линии АПД, блока цифровой
обработки приемника АПД, блока передаваемых
АПД сообщений, блока входных и выходных разовых
команд.
Взаимодействие процессора и цифровой логики
осуществляется посредством параллельной шестнадцатиразрядной ISA шины. Использование системной шины ISA объясняется тем, что этот стандарт
зарекомендовал себя простотой использования и
надежностью функционирования. Пропускной способности шины достаточно для организации всех
интерфейсных коммуникаций СЦВ. Логикой ПЛИС
реализован сопрягающийся c ISA шиной модуль чтения и записи, реагирующий на определенную группу
адресов пространства ввода вывода. Для экономии
вычислительных ресурсов, при необходимости вести обмен большим количеством данных, возможно использование механизма контроллера прямого
доступа к памяти. Порты являются универсальными
узлами информационного обмена между процессорным ядром и различными блоками жесткой логики
ПЛИС. Тип текущей обработки опреде