Tesi Robotica Algoritmi ed architetture per la risoluzione di... | Page 78

4.4. HARDWARE ARCHITECTURE

78

Chiamate di funzione sono gestite con due stati . Nel primo stato , i parametri
di input vengono passati al modulo chiamato e il segnale di avvio è impostato a
1 . Il primo stato transita subito nel secondo stato , che attende che il segnale
finale è asserito . I segnali della memoria che vanno in / out di questa funzione
sono legati alla funzione chiamata nel secondo stato . Dopo la funzione chiamata asserisce il segnale di finitura , valore di ritorno viene memorizzato nel
registro locale. Il controller di memoria (in figura ) utilizza le superiori 8 tag bit
dell’indirizzo per determinare quale altsyncram disabilitare . La latenza di lettura da un altsyncram è un ciclo , quindi dobbiamo utilizzare il tag precedente
per determinare quale altsyncram emetta i dati richiesti nel ciclo precedente .
Abbiamo registrato l’uscita del controller di memoria a migliorare fmax come
mux sterzo può diventare grandi . Si noti che per i tag 0 e 1 , mem_dat_out
mantiene il vecchio