Tesi Robotica Algoritmi ed architetture per la risoluzione di... | Page 76

4.4. HARDWARE ARCHITECTURE

76

bili, consentendo così 255 locazioni di memoria. Tag 0x0 è riservato ai puntatori
nulli. Tag 0x1 è riservato per la memoria del processore. L’indirizzo di 24 bit
permette a 16MB byte indirizzabile spazio di indirizzi. Poiché i bit inferiori
sono usati per l’indirizzo di puntatore, questo schema consente l’aritmetica dei
puntatori, incrementando l’indirizzo non influenzerà i bit di tag.
Per esempio:
All’interno del modulo di livello superiore i bit delle variabili vengono utilizzati
per indirizzare la memoria accede a uno di memoria locale o la memoria del
processore. La figura seguente mostra accessi alla memoria dal modulo di livello
superiore:

4.4.3

Memory controller block diagram:

Il controller di memoria è una ram composta da piccole ram. Abbiamo bisogno
di un controller di memoria per condividere la memoria tra moduli e manipolare
puntatore aliasing all’interno dello stesso modulo. Abbiamo bisogno dei bit